Raven Ridge, il die nel dettaglio

Prova di AMD Ryzen 5 2400G, soluzione che abbina una CPU con 4 core / 8 thread Zen e una GPU Vega con 11 CU. Nella recensione anche il modello Ryzen 3 2200G.

Avatar di Andrea Ferrario

a cura di Andrea Ferrario

Editor in Chief

Abbiamo analizzato l'architettura Zen in questo articolo, a cui vi rimandiamo per i tutti i dettagli.

die zeppelin
Die Zeppelin - clicca per ingrandire

Per capire come operano i die Raven Ridge dobbiamo dare uno sguardo rapido al suo predecessore, il più grande die Zeppelin delle CPU Ryzen. La microarchitettura Zen nasce da un blocco di base chiamato CCX
(CPU Complex) con quattro core
.

AMD adorna ogni CCX con 8 MB di cache L3 suddivisi in quattro slice. Due CCX insieme creano un die a otto core Ryzen 7 (i grandi blocchi arancioni nell'immagine sopra) e tutte le CPU Ryzen desktop, finora, avevano lo stesso progetto di base, malgrado il numero di core poi esposti all'utente.

I CCX comunicano tramite l'interconnessione Infinity Fabric di AMD, che è una versione ottimizzata di HyperTransport e condivide i controller di memoria tramite il bus. Si tratta fondamentalmente di due CPU quad-core che si parlano l'un l'altra tramite Infinity Fabric, che include anche il northbridge e il traffico PCIe.

La nuova architettura Ryzen Raven Ridge rimpiazza il secondo CCX con la GPU Vega Graphics. Il die Raven Ridge è un SoC (System On A Chip), quindi lo spazio è suddiviso in CCX, Vega Graphics e l'uncore. L'uncore include Infinity Controller, Infinity Fabric e l'hub di I/O e sistema.

Il die Zeppelin nell'immagine sopra conta su 4,8 miliardi di transistor e misura 213mm2, mentre il die Raven Ridge sotto conta su 4,94 miliardi di transistor e misura 209,78 mm2.

die raven ridge
Die Raven Ridge - clicca per ingrandire

A differenza dei precedenti Ryzen, tutti e quattro i core sono integrati in un singolo CCX. Questo significa che le applicazioni su un gruppo di core non dovranno attraversare Infinity Fabric per comunicare con gli altri core e cache. Sugli altri Ryzen, la comunicazione lungo Infinity Fabric con un insieme di "core remoti" può impattare sulle prestazioni nelle applicazioni sensibili alla latenza, come i giochi. Il progetto a singolo CCX di Raven Ridge dovrebbe fornire migliori prestazioni in questi tipi di applicazioni.
zeppelin particolare
Die Zeppelin - clicca per ingrandire

raven ridge die particolare
Die Raven Ridge - clicca per ingrandire

Qui abbiamo evidenziato i CCX a quattro core in rettangoli verdi. Come vediamo nel die Zeppelin, il centro del CCX di Raven Ridge contiene linee verticali di cache L3. Possiamo vedere che il CCX sul die Zeppelin ha quattro file di unità cache L3 nel centro, per un totale di 8 MB di cache L3. Il die Raven Ridge supporta solo quattro file di cache, ovvero 4 MB. Questo significa che 4 MB di cache di Raven Ridge non sono dovuti a una restrizione arbitraria o alla segmentazione del mercato - è stata una scelta di progettazione dell'architettura.

Il blocco arancione nell'angolo sinistro superiore del die Raven Ridge contiene la circuiteria d'interconnessione e le unità di controllo. Questa parte rimane nella stessa posizione su entrambi i die, ma il resto dell'uncore, come i canali DDR4 e la circuiteria di I/O della piattaforma che costellano il bordo del die, sono stati spostati in posizioni diverse. Questo indica che il die Raven Rdige rappresenta una significativa dipartita dal die Zeppelin, e anche se i core di per sé appaiono identici, il progetto del CCX è rinnovato.

infinity fabric JPG
Clicca per ingrandire

I processori Raven Ridge usano l'Infinity Fabric per collegare i core della CPU e le Compute Unit di Vega (il blocco blu sulla destra del die Raven Ridge). Ma l'interconnessione è un mero protocollo. Questo significa che può passare attraverso diverse connessioni fisiche, come interposer, tracce del PCB o linee PCIe interne. È facile assumere che il protocollo viaggi su un bus PCIe interno e che i core Vega consumino alcune delle linee, riducendo il numero di collegamenti esterni a otto linee. AMD non ha confermato tale implementazione, ed è possibile che le ridotte linee PCIe siano semplicemente un'altra scelta di design, come la cache L3 ridotta.

Come dimostrato più volte, aumentare la frequenza della memoria di sistema migliora anche la frequenza di Infinity Fabric. In modo molto simile ad altre unità grafiche integrate, la GPU Vega beneficerà del maggiore throughput della memoria di sistema, quindi aumentare la frequenza della memoria DDR4 garantirà un notevole incremento prestazionale. Questo aumenterà anche la frequenza di Infinity Fabric, che garantirà un throughput maggiore tra i core x86 e quelli grafici. Tutto questo permette di migliorare le prestazioni di gioco a più livelli, ed è una buona cosa per un processore con core grafici Vega.

Purtroppo, a differenza di altre volte, non possiamo misurare i miglioramenti di latenza di Infinity Fabric con gli strumenti esistenti. Ci stiamo lavorando. Nel frattempo abbiamo alcuni numeri per la nuova gerarchia della cache. Sappiamo che AMD ha ridotto la capacità della cache su questo modello, ma ci aspettiamo altri miglioramenti legati a interventi sul progetto, come la minore latenza L2 e L3 che abbiamo misurato con i processori Threadripper.

L1 L2 L3 Memoria principale
Range 2KB - 32KB 32KB - 512KB 512KB - 8MB 8MB - 1GB

Il throughput della cache single-thread di Ryzen 5 2400G rimane alla pari con i Ryzen di precedente generazione, ma il throughput multi-thread si riduce significativamente a causa delle minori regioni che rispondono. Come risultato del nuovo progetto a singolo CCX e le altre modifiche, vediamo la minore latenza di cache L2 e L3 che abbiamo misurato su un processore Ryzen. È senz'altro positivo per quelle applicazioni sensibili alla latenza. Questa tendenza si conferma per tutti e tre i tipi di accesso ai dati, che abbiamo illustrato in dettaglio in passato. Vi mostriamo anche versioni più particolareggiate delle misure di latenza che mostrano la latenza della memoria principale. Il 2400G eccelle nel test di accesso sequenziale alla memoria principale.