Nel suo keynote, Chuck Moore di AMD ha rilasciato alcuni dettagli sull'architettura dei processori K8L, in arrivo nel 2007. Innanzitutto avrà una cache di terzo livello condivisa ed espandibile, necessaria per via del desing quad core. Uno dei miglioramenti più evidenti è la capacità di controllare le tensioni dei core in modo indipendente per un maggiore risparmio energetico. Sarà possibile cambiare la tensione del northbridge indipendentemente dal core.
Clicca per ingrandire. Die del K8L
Sì è poi parlato della memoria: il nuovo core supporterà indirizzamenti a 48-bit e 1 GB per la parte "pages" della memoria. C'è il supporto ufficiale a un co-processore, che potrà essere inserito con una scheda HTX. Chuck afferma che l'architettura supporterà memorie DDR2, DDR3 e FB-DIMM grazie al flessibile controller di memoria integrato nella CPU.
Le risorse SSE/FP raddoppierranno e i prefetch passeranno da 16 a 32 byte e saranno integrate altre caratteristiche che permetteranno di sfruttare la banda in maniera più efficiente.
