Durante l’Analyst Day briefing, AMD ha introdotto un’innovazione alla sua architettura AMD 64 che potrà cambiare letteralmente il modo in cui pensiamo un’architettura di sistema: con la piattaforma attualmente chiamata Torrenza, l’azienda aprirà effettivamente l’attuale collegamento HyperTransport alla CPU, e autorizzerà in questo modo altre aziende a produrre co-processori per server basati su AMD64 Opteron.
Questi co-processori saranno chiamati accelleratori, prendendo in prestito ancora un altro termine presente dai giorni dell’Intel 387. Un acceleratore può fornire funzionalià di processo hardware di prerogativa della CPU – all’interno di un socket libero che potrà essere utilizzato per una CPU supplementare, bypassando il bus di sistema e spostando le funzionalità hardware dal bus d’espansione a livello core.
Randy Allen, Vice Presidente Corporate per i prodotti server AMD
É troppo presto per dire che ciò potrà cambiare tutto, ma il potenziale c’è. Con lo slot d’espansione HyperTransport, già parte della seconda implementazione di Torrenza – la prima fase è quella che avverrà nell’ultima parte di quest’anno – potremo vedere processori fisici, connessioni storage network e concepibilmente processori grafici "spostati" dallo slot PCI Express per migrare verso l’HyperTransport (HTX), all’interno di un fattore di forma più ridotto con consumi considerevolmente minori.
Abbiamo parlato con il vice presidente corporate per la divisione prodotti server di AMD, Randy Allen, uno dei protagonisti dell’Analyst Day briefing. Uno dei quesiti più interessanti è capire come potrà espandersi Torrenza. Per esempio, potrebbe far uso di Trinity - la prossima piattaforma di virtualizzazione AMD - per permettere a un programma di controllo silenzioso (che gli ingegneri chiamano "hypervisor") di bypassare i driver dei dispositivi e, successivamente, il sistema operativo.
Ecco le informazioni che siamo riusciti a “rubare” ad Allen:
Ci sembra che Torrenza possa aprire una nuova classe di originali equipaggiamenti per le piattaforme, che potranno presumibilmente comunicare direttamente con la CPU, bypassando il bus del sistema operativo.
Randy Allen: Quanto avete detto è corretto. Noi non abbiamo realmente un bus di sistema con l’Opteron perché la nostra architettura DirectConnect - HyperTransport - si connette al southbridge e a tutti i dispositivi I/O, in maniera estranea dal bus di sistema. Oggi la latenza è più elevata perchè i dispositivi I/O comunicano attraverso il southbridge o un chip tunnel, fino al bus PCI Express. Vogliamo permettere a quelle applicazioni e a quei carichi di lavoro che sono molto sensibili alla latenza di interfacciarsi direttamente al processore attraverso l'HyperTransport, raggiungendo livelli prestazionali maggiori.
Parla di "applicazioni sensibili alla latenza," riesce a fornirmi qualche esempio?
RA: Calcoli in virgola mobile e media processing sono un paio di operazioni che ne beneficeranno immediatamente. Abbiamo parlato di XML processing. L’idea è che anzichè avere a che fare con dispostivi esterni attraverso un bus come il PCI Express, la CPU possa avere una connessione con minore latenza da dedicare a un processore con compiti speciali.
Durante il briefing, dove Marty Seyer ha presentato la seconda fase di Torrenza, abbiamo visto che sarà possibile avere uno slot d’espansione su bus HTX. Potrebbero esserci applicazioni per co-processori che potranno sfruttare lo slot CPU?
RA: Questo è corretto. La grande notizia, come avete dedotto, è che noi faremo tutto questo nell’ecosistema HyperTransport. Questo fornisce una possibilità a basso costo per coloro che voglio avvantaggiarsi della nostra infrastruttura attuale e del nostro socket HyperTransport per fornire una valore aggiunto agli OEM e agli utenti finali.