CPU

Architettura Dual Independant Bus

Pagina 5: Architettura Dual Independant Bus

Architettura Dual Independant Bus

L'architettura Dual Independent Bus (DIB) è stata implementata per la prima volta nei processori di sesta generazione di Intel e AMD. DIB fu creata per migliorare il bandwidth e le prestazioni del bus del processore. Avendo due bus di I/O indipendenti il processore può accedere ai dati da entrambi i bus, simultaneamente e in parallelo, piuttosto che in modo sequenziale e singolo – come in un sistema a singolo bus. Il bus principale del processore – spesso chiamato front side – è l'interfaccia tra il processore, la motherboard o il chipset. Il secondo bus (back side) in un processore con DIB è usato per la cache L2, permettendogli di lavorare a velocità molto più elevate rispetto a quando condivideva il bus principale del processore.

I due bus compongono l'architettura DIB: il bus della cache L2 e il bus della CPU principale, spesso chiamato FSB (front side bus). I processori di classe P6, dal Pentium Pro al Core 2, così come gli Athlon 64 possono usare entrambi i bus nello stesso momento, eliminando i colli di bottiglia. L'architettura a due bus permette alla cache L2 di lavorare a piena velocità all'interno del core su un bus indipendente, lasciando che il bus principale (FSB) gestisca il flusso dei dati normali che si spostano nel chip. I due bus lavorano a velocità differenti. L'FSB è agganciato alla velocità della motherboard, mentre i bus della cache L2 sono accoppiati alla velocità del core. Se sale la frequenza del processore sale, di pari passo, anche la frequenza della cache L2.

DIB permette inoltre al bus di sistema di eseguire transazioni multiple e simultanee – anziché singole e sequenziali – accelerando il flusso d'informazione all'interno del sistema e incrementare le prestazioni. Complessivamente, l'architettura DIB offre fino a tre volte le prestazioni del bandwidth rispetto a un'architettura a singolo bus.