I BIOS delle schede madri presentano numerose voci dove ottimizzare la vostra memoria. Spiegheremo brevemente le opzioni, troverete i valori normalmente disponibili tra parentesi, quelli consigliati sottolineati. Vi riportiamo anche degli esempi di come determinate voci potrebbero chiamarsi in differenti versioni di BIOS; notate anche che non tutti i menu di BIOS offrono tutte queste opzioni. Automatic Configuration (On/ Off) (DRAM Auto, Timing Selectable, Timing Configuring) Se volete configurare manualmente i vostri timing di memoria dovete disattivare la configurazione automatica della RAM. Bank Interleaving (Off/ 2/ 4) (Bank Interleave) I chip di memoria DDR RAM constano di quattro banchi. Poter indirizzare contemporaneamente i quattro banchi con l'interleaving massimizzerà le vostre performance.
Burst Length (4/ 8)La voce Burst length specifica la quantità di blocchi di dati inviati per ciclo di trasmissione. Idealmente, una trasmissione riempirà una riga di memoria nella cache L2 che si trova nei moderni processori Pentium 4 e AMD, ossia 64 bit (otto pacchetti di dati). CAS Latency tCL (1.5/ 2.0/ 2.5/ 3.0) (CAS Latency Time, CAS Timing Delay) Il numero di cicli di clock che passa dall'indirizzamento della colonna all'arrivo dei dati nel registro di output. Il produttore della memoria elenca le migliori impostazioni possibili come punteggi CL Command Rate CMD (1/ 2) (Command Rate, MA 1T/2T Select) Il numero di cicli di clock necessari per l'indirizzamento della zona richiesta nel modulo di memoria e nel chip. Se avete tutti i banchi di memoria impegnati, dovreste impostarlo a 2, con conseguente perdita in termini di prestazioni. RAS Precharge Time tRP (2/ 3) (RAS Precharge, Precharge to active) Il numero di cicli di clock necessari per precaricare i circuiti in modo da poter determinare la riga. RAS-to-CAS Delay tRCD (2/ 3/ 4/ 5) (RAS to CAS Delay, Active to CMD) Il numero di cicli di clock che passano dalla determinazione dell'indirizzo della colonna all'invio dello stesso. Impostare questa voce a due può incrementare le prestazioni fino al quattro percento. Row Active Time tRAS (5/ 6/ 7) (Active to Precharge Delay, Precharge Wait State, Row Active Delay, Row Precharge Delay) Il ritardo che deriva dall'indirizzamento consecutivo di due righe diverse all'interno dello stesso chip. Memory Clock (100/ 133/ 166/ 200 MHz) (DRAM Clock) Specifica la velocità di clock del bus di memoria. Questa frequenza normalmente è relativa al clock del front side bus. La tecnologia DDR (double data rate), raddoppia il data rate indicato dall'effettiva velocità del bus.