nForce4 Intel Edition accede a ogni DIMM con un indirizzo bus dedicato
NVIDIA ha deciso di apportare delle modifiche al controller di memoria, rispetto quello di Intel. Il chipset, per l'indirizzamento della memoria utilizza degli indirizzi di bus dedicati per ogni DIMM. Questo schema di accesso permette di inviare quattro comandi di lettura, necessari per leggere due linee da 64 byte, che in combinazione all'indirizzamento 1T permette di compiere la lettura in meno cicli di clock.
Nuovo Prefetcher: DASP 3.0
La memoria principale è uno dei maggior colli di bottiglia per i sistemi moderni. Per questa ragione, tutti i correnti processori includono un buffer memoria ad alta velocità diviso in due differenti livelli. Il primo livello di cache (L1) è piccola ed estremamente veloce, mentre la cache di livello 2 (L2) è più lenta ma molto più abbondante - fino a 2MB negli ultimi processori desktop. L'obiettivo della cache è di immagazzinare quei dati utilizzati più spesso in un breve periodo di tempo o dati molti vicini ad altri più recentemente usati.
Con un po' di fortuna, i dati che sono richiesti dal processore saranno già presenti nella cache, e trasferiti istantaneamente. Tuttavia, se i dati richiesti non sono disponibili, deve essere effettuato un accesso alla memoria. Questo secondo scenario è chiaro che è molto più lento, specialmente se accadono degli indirizzamenti di memoria errati.
Per evitare di perdere tempo prezioso in questi processi, il processore è dotato di un'unità di prefetch. Questa predice quale locazione di memoria sarà richiesta, e vi accede prima che venga inviata la reale richiesta. L'NVIDIA Dynamic Adaptive Speculative processor (DASP) è una caratteristica sofisticata che si occupa di questa funzione. Fu introdotta per la prima volta nell'nForce IGP/SPP, e ora è stata integrata la versione 3.0. Sono state effettuate molti cambiamenti dato che ovviamente non è facile predire le operazioni di una nuova CPU. Inoltre, caratteristiche come l'Hyper Threading e la tecnologia dual core rende l'intero processo molto più difficile.
DASP 3.0 è capace di tenere sotto controllo ogni core e ogni thread per il prefetching. Come un arbitro gestisce la unità di prefetching disponibili, e permette di suddividere i vari carichi per evitare che altri componenti siano esclusi dall'accesso alla memoria per troppo tempo. Questo controlla anche le priorità di prefetch, e le unità hanno accesso a differenti algoritmi di prefetching, con anche la possibilità di combinarli tra loro.