Gestione delle interferenze

I problemi legati alle schede grafiche e al segnale DVI potrebbero fare insorgere dei problemi qualitativi con l'utilizzo dei monitor TFT. Vi mostriamo il funzionamento del DVI e la qualità di sei schede grafiche NVIDIA e ATi abbinate a monitor TFT.

Avatar di Tom's Hardware

a cura di Tom's Hardware

Gestione delle interferenze

Siccome la trasmissione DVI è completamente digitale, ci chiediamo da cosa è originata l’interferenza. Ci sono due possibilità. La prima riguarda il trasmettitore stesso. Tuttavia, i dati dovrebbero essere corretti automaticamente dal chip TMDS, assicurando una trasmissione priva di errori. La seconda causa è a ricercare nel segnale di clock.

Alle origini, il segnale dati è privo di ogni interferenza, grazie al TMDS. Tuttavia, alcuni problemi potrebbero essere causati dal segnale di clock che falsifica la trasmissione dei dati a causa del moltiplicatore x10 del PLL.

At first, our data signal is free from any interference. This is ensured by a latch integrated into the TMDS. Therefore, the main problem must stem from the clock signal, which falsifies the data stream via its detour through the 10x multiplication in the PLL.

Siccome i dati sono moltiplicati x10 dal PLL, ogni piccolo errore ha un impatto diretto.

The upper image shows a perfect clock signal, the one below it a signal where the onset of the flank comes too early. Through the PLL, this directly affects the data being transmitted. In short: Every perturbance in the clock signal results in a faulty data transmission.

Why is that important to know? When the receiver samples the faulty data stream using a "perfect" clock signal of a hypothetical internal PLL clock, it catches the wrong data (yellow line).

How it really works: If the receiver uses the faulty clock signal of the transmitter it can still read the faulty data stream (red line). This is why the clock signal needs to be transferred via the DVI cable! The receiver needs the same (faulty) clock signal.