Athlon XP-64 core: 95 percento Athlon, Continua
Le vere innovazioni sono nei dettagli. Nel cuore della CPU c’è un interruttore (XBAR) che gestisce il flusso dei dati tra il controller della memoria, il core della CPU e le tre porte HyperTransport. Confrontato con l’Athlon 64, fatto solo per le operazioni a singolo-processore, l’Opteron utilizza un controller logico che permette le operazione multi-processore. Quindi, se utilizzati per un server, possono lavorare insieme fino ad otto Opteron senza un Northbridge. Inoltre, è stata aggiunta un’unità SSE2, che possiede una quantità doppia di registri (16) come per il P4. Differenze fondamentali sono da ricercare nel livello dei comandi: la Transizione Look-aside Buffers (TLB) è stata riprogrammata per un maggior carico di lavoro (1000). Questa scelta, la quantità maggior di inserimenti nella TLB, permette un accesso meno frequente alla memoria di sistema quando vengono trasmessi i valori degli indirizzi fisici.
La struttura basilare dell? Hammer no è molto differente da quella dell?Athlon: le tre unità intere e tre in virgola mobile sono rimaste invariate come per i tre decoder x86. La cache ora ha una circuiteria ECC. I cambiamenti principali sono da ricercare nei dettagli.
| CPU core | Hammer | Barton | Thoroughbred "B" |
| Area Wafer (200 mm diametro) | 31416 mm² | 31416 mm² | 31416 mm² |
| Area Die | 193 mm² | 101 mm² | 84 mm² |
| Processo produttivo | 0.13 µm | 0.13 µm | 0.13 µm |
| Spreco | 18 percent | 18 percent | 18 percent |
| Resa massima teorica | 122 pcs/wafer | 255 pcs/wafer | 306 pcs/wafer |
| Resa al 60% | 73 pcs/wafer | 153 pcs/wafer | 183 pcs/wafer |
| CPU core | Thoroughbred "A" | Palomino | Thunderbird |
| Area Wafer (200 mm diametro) | 31416 mm² | 31416 mm² | 31416 mm² |
| Area Die | 80 mm² | 128 mm² | 128 mm² |
| Processo produttivo | 0.13 µm | 0.18 µm | 0.18 µm |
| Spreco | 18 percent | 18 percent | 18 percent |
| Resa massima teorica | 322 pcs/wafer | 201 pcs/wafer | 201 pcs/wafer |
| Resa al 60% | 193 pcs/wafer | 120 pcs/wafer | 120 pcs/wafer |
Confrontato con i Thoroughbred e i Barton, la TLB lavora con una latenza inferiore che, tradotta, permette di incrementare la velocità. Anche il branch prediction è stato riprogrammato con un contatore storico formato da oltre 16000 voci (Athlon XP – 4000).
Per poi raggiungere una velocità di clock più elevata, AMD ha esteso le pipeline dell’Hammer a 12 stadi – il vecchio Atlon ne aveva solo 10, mentre il P4 odierno e lo Xeon ne utilizzano 20. Questo permette alle unità di esecuzione di processare i comandi più velocemente, diminuendo drasticamente gli stati di attesa.
Una nuova significativa caratteristica: il registro esteso a 64 bit.