Wide Dynamic Execution

All'Intel Developer Forum, l'azienda ha mostrato quale sarà il futuro dei suoi processori e tutto sembra essere molto promettente. L'unico problema è rispettare la tabella di marcia, godendo dei vantaggi che offre il processo produttivo a 65 nanometri.

Avatar di Tom's Hardware

a cura di Tom's Hardware

Wide Dynamic Execution

Il Wide Dynamic Execution ingloba i miglioramenti che Intel ha fatto nell'execution width (quattro processi paralleli anzichè tre) e nell'efficienza delle micro ops.

Come potete vedere dall'immagine qui sopra, il più elevato execution width di quattro (e parzialmente persino cinque) è effettuto all'interno del percorso d'esecuzione, il quale rappresenta un incremento interno della banda passante. In altre parole il processore può prendere, spedire, eseguire e restituire quattro istruzioni simultaneamente.

Oltre a questo, l'architettura Core supporta tecniche che il Pentium M applica per ridurre il numero totale delle micro-ops: Micro Ops sono divise in istruzioni x86 che il processore può gestire. Due di queste possono essere unite all'interno di un'altra micro op per risparmiare tempo (ed energia). Secondo Intel, soltanto la decima istruzione può essere unita con un'altra usando il Micro Ops Fusion.

L'idea di unire le micro ops è stata applicata anche a livello istruzione (instruction level parallelism) permettendo per due indipendenti istruzioni (ad esempio un confronto e un salto) di essere uniti per la decodifica e l'esecuzione. Questa caratteristica chiamata Macro Ops Fusion, può persino essere inserita all'interno delle ALU: queste permettono l'esecuizione di un ciclo singolo d'istruzione generale, se questa è una macro op che consiste in due istruzioni o in generiche istruzioni.

Unire insieme i meccanismi può aiutare a incrementare considerevolmente l'efficienza di ogni core. Pensatela come una sorta di istruzione o micro ops di livello.