Dynamic Power Coordination

Dynamic Power Coordination

Come per le CPU precedenti Banias e Dothan, questi nuovi processori possono regolare il voltaggio e la frequenza di clock in base alla richiesta prestazionale. Precedentemente, questo meccanismo di risparmio energetico era chiamata Ehnanced SpeedStep, ma è stato migliorata per l'architettura dual core. Intel descrive questo miglioramento con il nome "Dynamic Power Coordination".

In questa tecnica, la velocità di clock e il voltaggio applicato ad entrambi i core è determinato dal core che necessita più potenza. Se il core 1 funziona a 2 GHz, l'altro core funziona alla stessa velocità e voltaggio. Solo quanto il core 1 riduce la velocità di clock, il core 2 può cambiare a sua volta lo stato di SpeedStep.

Dynamic Power Coordination

Come appena descritto, la transizione da uno stato all'altro di SpeedStep viene coordinata tra i due core. Questa situazione cambia quanto entrambi i core delle CPU sono sottoposti ad un carico basso e funzionano alla minima velocità di clock. Intel chiama questa situazione "Lower Frequency Mode", o "LFM".

I vari livelli di prestazioni e consumo energetico sono identificati con un codice alfanumerico che va da C0 a C4. Quando ci si trova in una situazione di LFM, l'algoritmo di gestione energetica rende il core 1 attivo al livello C0, ma spegne il clock del core 2. In altre parole, il core 2 entra nello stato C2. Se entrambi i core sono in Deep Sleep Mode (C3), entrambe le CPU possono entrare in modalità DeeperSleep (C4) o Enhanced Deeper Sleep (DC4).

Non è possibile, tuttavia, che il core 1 entri in DC4, o C1, C2 o C3, e il core 2 funzioni alla massima potenza. I regolatori di tensione semplicemente non lo permettono. In modalità Enhanced Deeper Sleep, anche la cache L2 è spenta e il voltaggio abbassato, diminuendo considerevolmente il consumo energetico.