Cache ed FSB
Con Atom, Intel ha scelto un'impostazione non ordinaria, ma anche se non ha voluto puntare alle massime prestazioni, ha cercato comunque di mantenerle su un buon livello.
24 kB + 32 kB: cache asimmetrica
La cache L1 di Atom è in totale di 56 kB: 24 kB per i dati e 32 kB per le istruzioni. Questa asimmetria ha origine dalla struttura della cache. Intel usa 8 transistor per immagazzinare un bit, rispetto ai sei di una cache standard. Questa tecnica permette di ridurre la tensione applicata alla cache, conservando le informazioni. Sembra però che questa scelta progettuale sia stata fatta quando la fase di progettazione del processore era già piuttosto avanzata, quindi si è deciso di ridurre le dimensioni della cache per farla stare in quelle dell'Atom, il che spiega i 24 kB per la cache dati. Questa è una spiegazione non ufficiale avanzata da AnandTech, nel loro articolo introduttivo su Atom di Aprile.
La cache L2 ha una capacità di 512 kB, e lavora alla stessa frequenza del processore. Si tratta di una classica cache a 8 vie, con prestazioni simili a quella usata nei Core 2 Duo (la sua latenza è di 16 cicli, rispetto ai 14 dei Core 2). Una delle nuove funzioni permette di disattivare parte della cache automaticamente , se il programma non la richiede: la cache passa quindi da 8 a 2 vie (da 512 kB a 128 kB), permettendo di risparmiare alcuni preziosi milliwatt.
L'FSB di Atom è lo stesso usato da Intel dai tempi dei Pentium 4. Opera in modalità Quad Pumped (QDR) con signaling GTL. Un aspetto interessante: l'Atom usa un'altra tecnologia di signaling, la modalità CMOS. GTL è valida (il bus può raggiungere i 1600 MHz), ma fa aumentare i consumi, mentre la modalità CMOS permette di ridurre la tensione del bus . Tecnicamente, GTL usa resistori per migliorare la qualità del segnale, che però non sono realmente necessari, tranne che ad alte frequenze. Con Atom, e il suo bus limitato a 533 MHz, è possibile passare alla modalità CMOS - i resistori sono disattivati e la tensione del bus è ridotta della metà. Al momento, solo il chipset SCH è capace di amministrare l'FSB in modalità CMOS.