Il lato sinistro è la CPU
La CPU sul die Llano è basata sull'architettura Stars che conosciamo dal Phenom originale, e che sopravvive negli Athlon II e Phenom II attuali. Ci sono differenze visibili e alcuni miglioramenti. La più ovvia è la transizione di AMD dai 45 ai 32 nanometri, quindi è lecito aspettarsi vantaggi sui consumi e sulla temperatura rispetto alle soluzioni attuali. Bisogna però tenere in considerazione anche il fatto che l'aggiunta dei componenti Fusion raddoppia il numero di transistor di Llano rispetto a Deneb, arrivando a 1,45 miliardi.
Ricordate che le CPU Sandy Bridge usano già il processo produttivo a 32 nanometri e che Intel procede spedita verso i processori Ivy Bridge a 22 nanometri. AMD sa che Intel ha un vantaggio nel processo produttivo e cerca di compensare in altri modi.
AMD afferma che i core di calcolo di Llano offrono un miglioramento medio del sei percento nell'eseguire le istruzioni per ciclo di clock (IPC) rispetto alle precedenti offerte Stars. In alcuni casi i miglioramenti saranno nulli, e in altri arriveranno al 15% circa. Ci sono due ragioni principali per questo miglioramento medio: più cache L2 e un prefetcher hardware migliorato.
Come probabilmente avrete notato, la cache L3 condivisa da 6 MB della CPU è stata rimossa completamente, una perdita che AMD spera di mitigare raddoppiando la cache 4L2 dedicata da 2 a 4 MB, per un totale di 1 MB di cache dedicata per core. In un primo momento questo potrebbe apparire come un terribile compromesso, ma ricordate che anche se una grande cache L3 a supporto del Northbridge consente di condividere un repository ad alta frequenza tra i core, incrementa anche la latenza e rappresenta un problema per la gestione energetica.
Incrementare la cache L2 potrebbe richiedere alcuni sacrifici per quanto riguarda la scalabilità generale, ma aiuta ad aumentare le operazioni in multithreading e permette un controllo più preciso sulla gestione energetica. Poiché questo è stato uno degli obiettivi principali del lavoro del team che ha progettato Llano, questo cambiamento ha senso. E sebbene le configurazioni di cache L2 e L3 siano cambiate, ogni core ha la stessa configurazione di cache L1 da 64 KB istruction e data (128 KB di cache L1 in totale) delle soluzioni Phenom II e Athlon II.
AMD ha lavorato molto anche sul prefetcher hardware. Tradizionalmente, un prefetcher harwdare si concentra su specifiche istruzioni di memoria nel tempo e se l'indirizzo caricato differisce da una costante, il prefetcher deve decidere che è la cosa migliore inserire quell'istruzione nella cache. Il problema con questo approccio è che molti programmi possono avere difficoltà nell'estrapolare modelli perché ci sono istruzioni "sporche" che rendono gli algoritmi meno efficienti. AMD ha migliorato l'intelligenza del prefetcher con l'Instruction Pointer (IP). IP capisce le istruzioni che devono accedere alla memoria e usa quell'intelligenza per trovare modelli, migliorando la capacità di scovare grandi istruzioni.
A parte questo, le dimensioni del buffer sono maggiori. Il riordinamento del buffer è di circa il 20 percento maggiore e i buffer di caricamento/archiviazione hanno dimensioni doppie. Dobbiamo anche dire che il moltiplicatore hardware è stato migliorato, ma AMD non ha rivelato esattamente dove è intervenuta.
Detto tutto questo, un miglioramento del sei percento di media nell'IPC rispetto al Phenom II rappresenta un passo avanti modesto. Sembra che migliorare le prestazioni della CPU non fosse il principale obiettivo del team e questo ha senso se pensiamo che è in arrivo la CPU Zambezi basata su architettura Bulldozer.
La gestione energetica ha la precedenza, il che è utile poiché Llano ha bisogno di condividere la soglia termica tra la CPU e la GPU. La vecchia architettura Stars potrebbe essere sufficiente per mostrare che cosa può fare la GPU oggi, ma in futuro AMD rimpiazzerà Stars con Bulldozer per fare una grande concorrenza a Intel. Rick Bergman di AMD ha mostrato un'APU Trinity quest'anno al Computex e ha detto che il primo sample è nei laboratori dell'azienda. Speriamo che lo sviluppo non subisca ritardi.